DUGi

Desenvolupament i implementació d’un inversor trifàsic multinivell amb tecnologia FPGA

http://dugi.udg.edu/item/http:@@@@hdl.handle.net@@10256@@13457

El projecte a realitzar és una millora i ampliació del projecte “Disseny i implementació digital d’un inversor DC/AC” projectat per l’Eduard Puig Sabate. El seu projecte tractava del disseny teoric d’un inversor trifasic de dos nivells utilitzant la logica d’una placa FPGA per alimentar un motor d’induccio trifasic utilitzant el control PWM i el control vectorial En aquest projecte s’ha realitzat el desenvolupament i la implementació d’un inversor trifàsic multinivell amb la tecnologia FPGA utilitzant com a base la programació de l’anterior projectista i fent els canvis per adaptar-ho al nou sistema desitjat. S’ha estudiat els sistemes de múltiples nivells de manera teòrica i, realitzat tant el disseny de control com el disseny de potència. Aquest projecte té com a objectiu realitzar dos sistemes inversors: El sistema inversor de dos nivells i de tres nivells de manera teòrica i experimental. El sistema de dos nivell que existeix de l’antic projectista s’ha implementat a la realitat com també el sistema de tres nivells. A més s’ha realitzat l’adquisició de senyals de sortida de tots dos sistemes per poder avaluar-los com també, s’ha realitzat un estudi dins l’espectre freqüencial de cada un dels sistemes per també avaluar-los en el domini freqüencial. Aquests sistemes d’inversors disposen de polsadors per seleccionar la freqüència del senyal de sortida dins un rang de 0 a 60 Hz de freqüència per poder regular manualment la freqüència de sortida i també per l’arrencada del motor de manera suau. Per a la realització d’aquest projecte s’ha utilitzat la placa FPGA Cyclone II DE1 d’Altera del laboratori de microprocessadors i electrònica digital. El sistema de lògica externa i de potència està implementat amb una PCB connectada a la placa FPGA de la casa Altera pel port GPIO (General Purpose Input/Output)